Kioxia et Sandisk ont dévoilé le 12 août 2026 une mémoire flash 3D QLC de 2Tb de neuvième génération, visant explicitement l'infrastructure d'intelligence artificielle. Les caractéristiques qui comptent sont une architecture à six plans, quatre bits par cellule, et une interface NAND à 4,8 Gb/s, que les deux entreprises décrivent comme 33 pour cent plus rapide que leur composant de huitième génération. La bande passante et l'efficacité énergétique progressent en lecture comme en écriture. L'ingénierie intéressante réside dans l'architecture CBA, où le wafer CMOS et le wafer de cellules sont fabriqués séparément dans leurs conditions optimales puis assemblés, ce qui permet d'accélérer la logique sans toucher aux cellules.
The short answer
Kioxia et Sandisk ont dévoilé le 12 août 2026 une technologie de mémoire flash 3D QLC 2Tb de neuvième génération, destinée à l'infrastructure d'intelligence artificielle et aux charges à forte intensité de données. Elle utilise une architecture à six plans et atteint une interface NAND de 4,8 Gb/s, décrite comme 33 pour cent plus rapide que le composant QLC 2Tb de huitième génération, avec une meilleure bande passante et une meilleure efficacité énergétique. La construction repose sur le CMOS assemblé directement sur la matrice. Aucune date de production n'a été publiée.
Chaque génération de stockage est annoncée avec un chiffre de bande passante, et à chaque génération ce chiffre est la donnée la moins susceptible de décrire ce que vous ressentirez.
Les caractéristiques
Kioxia et Sandisk ont annoncé le 12 août 2026 une technologie de mémoire flash 3D QLC 2Tb de neuvième génération, positionnée pour les applications d'intelligence artificielle et à forte intensité de données. Quatre bits par cellule, une architecture à six plans, et une interface NAND à 4,8 Gb/s présentée comme 33 pour cent au-dessus de leur composant QLC 2Tb de huitième génération. La bande passante progresse en lecture comme en écriture, l'efficacité énergétique également.
Le directeur technique de Kioxia, Hideshi Miyajima, présente l'ensemble comme la combinaison d'une technologie de cellules éprouvée et du CMOS le plus récent, ce qui décrit honnêtement l'ingénierie plutôt qu'un habillage marketing. Aucun calendrier d'échantillonnage, date de production ni tarif n'accompagne l'annonce : c'est un dévoilement technologique, pas un produit commandable.
Pourquoi l'astuce des deux wafers compte
La méthode de construction est le CMOS assemblé directement sur la matrice, et c'est la raison du gain sur l'interface.
Un composant NAND réunit deux machines très différentes dans un même boîtier. Il y a la matrice de cellules, gouvernée par la physique du stockage de charge et par un procédé réglé pour la densité et la rétention. Et il y a la logique CMOS périphérique qui la pilote, laquelle se comporte comme tout circuit numérique et accélère sur un procédé plus avancé. Construire les deux sur un seul wafer impose que chaque choix soit un compromis entre elles, et historiquement c'est la logique qui payait.
Le CBA fabrique chaque wafer séparément, dans les conditions optimales pour sa fonction, puis les assemble. C'est ce qui permet à la logique de contrôle de passer sur un procédé plus rapide et de pousser l'interface à 4,8 Gb/s pendant que la matrice reste sur un procédé adapté aux cellules. L'architecture à six plans est la moitié complémentaire de la même idée : les plans sont l'unité de parallélisme interne, et en ajouter augmente le nombre d'opérations qu'une puce mène de front, seule façon pratique d'élever le débit QLC puisque chaque programmation QLC est lente et multi-passes par nature.
Lire une annonce NAND sans se tromper
Une vitesse d'interface est un plafond, pas un débit délivré.
Le chiffre de 4,8 Gb/s décrit le lien entre la puce et le contrôleur. Ce que vous observez réellement sur un disque dépend de la vitesse à laquelle les cellules se programment et se lisent, du nombre de plans actifs simultanément, du contrôleur et de son micrologiciel, de la taille et du comportement du cache SLC, et de la pression exercée par le ramasse-miettes sur votre trafic. Un lien plus rapide lève une contrainte possible, et se justifie surtout quand plusieurs puces partagent un canal saturé. Il n'accélère pas la programmation des cellules QLC.
D'où le point qui compte si vous achetez du stockage pour une baie. Les quatre bits par cellule de la QLC sont exactement ce qui rend la capacité au dollar attractive et exactement ce qui affaiblit l'endurance et l'écriture soutenue face à la TLC. Les charges qui lui conviennent sont du type écrire une fois, lire souvent : poids de modèles, jeux d'entraînement, médiathèques, paliers d'archivage tiède. Celles qui lui conviennent mal sont les écritures aléatoires soutenues, les bases à forte amplification d'écriture et tout ce qui brasse des métadonnées. Le test honnête relève de l'arithmétique, pas de l'intuition : mesurez votre volume d'écriture quotidien réel, comparez-le à l'endurance en écritures complètes par jour du disque visé, et rappelez-vous qu'un test lancé sur un cache SLC vide ne dit rien de la sixième heure.
Ce que cela signale
Cette annonce vise la même demande qui attire un demi-billion de dollars de financement vers l'infrastructure d'intelligence artificielle, et le stockage en est la moitié la plus discrète. Les grappes d'entraînement et d'inférence lisent d'énormes jeux de données de façon répétée et écrivent comparativement peu, ce qui correspond précisément au profil que la QLC gère bien : des composants QLC plus denses et plus parallèles répondent donc à un besoin réel et non fabriqué.
Pour tous les autres, la lecture utile porte sur le prochain cycle d'achat plutôt que sur celui-ci. Des puces 2Tb de neuvième génération à interface plus rapide annoncent des disques de plus grande capacité à meilleur coût par bit dans les trimestres à venir. Sans date d'échantillonnage, personne ne peut être honnêtement plus précis, et cela suffit déjà à décider si vous achetez votre prochain palier de capacité maintenant ou si vous attendez un cycle.
Sources et pour aller plus loin
- Kioxia and Sandisk Unveil New High Performance QLC 3D Flash Memory Technology, Kioxia, 12 août 2026
- Kioxia and Sandisk Unveil 9th Gen QLC Flash for AI Infrastructure, HPCwire, 12 août 2026
- Kioxia and Sandisk Develop 2Tb Ninth Generation QLC NAND, Guru3D, août 2026
- Kioxia and Sandisk Unveil New High Performance QLC 3D Flash Memory, TechPowerUp, août 2026
- New 3D Flash Memory Technology from Kioxia and Sandisk Achieves Industry's Highest Bit Density for QLC NAND, Business Wire, 4 août 2026
Questions fréquentes
Qu'a-t-on annoncé exactement ?
Le 12 août 2026, Kioxia et Sandisk ont dévoilé une technologie de mémoire flash 3D QLC de 2Tb de neuvième génération, positionnée pour les charges d'intelligence artificielle et à forte intensité de données. Le composant stocke quatre bits par cellule et utilise une architecture à six plans. Son interface NAND fonctionne à 4,8 Gb/s, soit selon les deux entreprises une amélioration de 33 pour cent par rapport à leur composant QLC 2Tb de huitième génération, avec une bande passante supérieure en lecture et écriture et une meilleure efficacité énergétique. Il s'agit d'un dévoilement technologique : aucun calendrier d'échantillonnage, date de production ou tarif n'a été publié.
Que change l'architecture à six plans ?
Les plans sont l'unité de parallélisme interne d'une puce NAND. Chaque plan peut traiter sa propre opération, donc passer à six plans augmente le nombre de lectures et de programmations que la puce peut mener de front. Cela compte davantage pour la QLC que pour d'autres types de cellules, car la programmation QLC est lente et intrinsèquement multi-passes : la façon pratique d'augmenter le débit au niveau du composant consiste à superposer davantage d'opérations plutôt qu'à accélérer chacune. C'est une amélioration de parallélisme, visible sur les charges mixtes et concurrentes plutôt que sur un transfert unique.
Qu'est-ce que le CBA et en quoi aide-t-il ?
CBA signifie CMOS assemblé directement sur la matrice. Au lieu de construire la logique de contrôle et la matrice mémoire sur le même wafer dans un procédé unique, chaque wafer est fabriqué séparément dans des conditions optimisées pour sa fonction, puis les deux sont assemblés. L'intérêt tient à ce que les deux moitiés veulent des choses incompatibles : la logique périphérique profite d'un procédé CMOS avancé et rapide, tandis que la matrice de cellules obéit à une autre physique et à d'autres contraintes de procédé. Les séparer permet d'accélérer l'interface, d'où les 4,8 Gb/s, sans compromettre les cellules.
La QLC a-t-elle sa place sur un serveur ?
Tout dépend de votre profil d'écriture. La QLC entasse quatre bits dans une cellule, ce qui rend la capacité au dollar attractive, et cette même densité explique une endurance et des performances d'écriture soutenue plus faibles que la TLC. Elle convient aux charges à dominante lecture, où la donnée est écrite une fois et lue souvent, ce qui décrit assez bien les poids de modèles, les jeux d'entraînement, les médiathèques et les paliers d'archivage tiède. Elle convient mal aux écritures aléatoires soutenues, aux bases de données à forte amplification d'écriture et à tout ce qui brasse beaucoup de métadonnées. Comparez l'endurance en écritures complètes par jour à votre volume mesuré, pas à votre intuition.
Une interface plus rapide signifie-t-elle un stockage plus rapide ?
Non, et c'est la lecture erronée la plus fréquente d'une annonce NAND. Le chiffre de 4,8 Gb/s décrit le lien entre la puce NAND et le contrôleur : c'est un plafond, pas une vitesse délivrée. La performance réelle dépend de la vitesse de programmation et de lecture des cellules, du nombre de plans actifs en parallèle, du contrôleur, du comportement de son cache SLC et de la pression du ramasse-miettes. Une interface plus rapide lève une contrainte possible, et compte surtout quand plusieurs puces partagent un canal, mais un disque QLC à interface rapide écrit toujours comme de la QLC une fois le cache plein.
Quand pourra-t-on l'acheter ?
Inconnu à ce stade, et il vaut mieux le dire clairement. Kioxia et Sandisk ont décrit la technologie et ses caractéristiques sans publier de calendrier d'échantillonnage ni de date de production de masse, et aucun tarif ni produit précis n'y était rattaché. L'usage du secteur veut qu'un dévoilement technologique précède les envois d'échantillons de plusieurs mois, et les disques commercialisés de bien plus. Traitez donc cela comme un signal sur la direction de la capacité et du coût par bit au prochain cycle d'achat, pas comme un produit autour duquel planifier un renouvellement.